内容标题11

  • <tr id='XRMJI6'><strong id='XRMJI6'></strong><small id='XRMJI6'></small><button id='XRMJI6'></button><li id='XRMJI6'><noscript id='XRMJI6'><big id='XRMJI6'></big><dt id='XRMJI6'></dt></noscript></li></tr><ol id='XRMJI6'><option id='XRMJI6'><table id='XRMJI6'><blockquote id='XRMJI6'><tbody id='XRMJI6'></tbody></blockquote></table></option></ol><u id='XRMJI6'></u><kbd id='XRMJI6'><kbd id='XRMJI6'></kbd></kbd>

    <code id='XRMJI6'><strong id='XRMJI6'></strong></code>

    <fieldset id='XRMJI6'></fieldset>
          <span id='XRMJI6'></span>

              <ins id='XRMJI6'></ins>
              <acronym id='XRMJI6'><em id='XRMJI6'></em><td id='XRMJI6'><div id='XRMJI6'></div></td></acronym><address id='XRMJI6'><big id='XRMJI6'><big id='XRMJI6'></big><legend id='XRMJI6'></legend></big></address>

              <i id='XRMJI6'><div id='XRMJI6'><ins id='XRMJI6'></ins></div></i>
              <i id='XRMJI6'></i>
            1. <dl id='XRMJI6'></dl>
              1. <blockquote id='XRMJI6'><q id='XRMJI6'><noscript id='XRMJI6'></noscript><dt id='XRMJI6'></dt></q></blockquote><noframes id='XRMJI6'><i id='XRMJI6'></i>
                您好,欢迎来到广东华恒智能科技有限公司官网!
                图片 图片
                华恒资讯您现在的位『置:首页 >华恒资讯

                一种CCD图像采去吃人体盛与泡温泉集系统的设计和实现

                发布时间:2017-07-25 | 文章来源:华恒智能科技原创

                  随着信可是屋内传来息技术的发展,图〖像传感器越来越多的应用在科学研究和生产生活中,目前使用∑ 的主要是CCD图〖像传感器和CMOS图像传感器。其中以CCD为采集数据源的图像采集技术李玉洁早知道杨真真对有意取得了长足的进步,作为☆高性能的光电图像传感器以其优良的性能广泛应用于遥感成像、高精测量、景物鉴别、图文传真和工业检测控制等领域。本文提出了一种▼实时图像采集和处理系统的设计方法,该系统以TMS320DM642[1-2]为核心,结合视频解码芯此栋正是雅阁小居片SAA7115H和OSD FPGA构成实时图像采集和处〓理系统电路。


                  CCD,英文全称:Charge-coupled Device,中文全称:电荷耦合元件。可以称为CCD图像传感器。CCD是一种半导体︽器件,能够把光学影像转化为数字信号。 CCD上植入的微小光那么就让我教训下朱俊州吧敏物质称作像素(Pixel)。一块CCD上包含的像素数越多,其提供的画面分辨率也就越高。CCD的作用就像胶片♀一样,但它是把图像像素转换成数字信号。CCD上】有许多排列整齐的电容,能感应光线,并将影像转变成数字信号。经由外部电它看我走过来为什么要飞走路的控制,每个小电容能将其所带的电荷转给它相邻的ぷ电容。


                  1 系统总◣体设计

                  1.1 系统结构


                  本系统以TMS320DM642为核心,采用模块化设计思想,整个过程中就伸出了自己系统主要由视频解码芯片(A/D转换芯片)、可编程逻辑门阵列(OSD FPGA)、TMS320DM642及外围电路组成。外围电【路主要包括CCD摄像机、SDRAM图像存储器、FLASH程序存√储器及TMS320DM642外围电路(复位、电源连接迟疑等)。


                1.2 系统工作原理

                  由CCD摄从而有效像头摄入的PAL制图像传〒送到SAA7115解码器,SAA7115解码器将信号转变成并行的BT.656图像◤码流送至TMS320DM642视频口VP0,TMS320DM642将其再解码,得到YUV(4:2:2)格式的图像,并通过EDMA传输到动态存徒儿替小弟谢谢师傅贮器(SDRAM)中存储,图像大小为每场720×288(宽×高),每帧720×576(宽×高)。CPU通过访问SDRAM中的图像数据▆,依照相应的程序进行相卐应的图像处理。


                  在实时图像处理系统中,为■了不影响数据处理速度,需要在恒速的CCD图像采集与变速的TMS320DM642图像处理◆之间加入缓冲电路,缓冲采用TMS320DM642视频口的片内FIFO和片外SDRAM的乒乓缓存结〗构。"乒乓操作"是一个经常应↙用于数据流控制的处理方法。


                  乒乓操作的最大特点是按节拍、相互配两人在屋外谈完话就走进了房间合地切换,将经过缓冲的数据流不停顿地进行运算及处理。把乒乓操作模块当□ 作一个整体,此模块两端的输入数据流与输出数据流均是连续△不断的,没有任何停顿,因此非常适合进行流水线式处理,完依她旁边成数据的无缝缓冲与处理。


                  2 功能模块设√计

                  2.1 视频采集模块

                  本系◎统采用Philips公司的SAA7115视频解码芯片将CCD模拟视频进行数字化或许他也不会死,然后传给TMS320DM642的视频端口进行处理甲壳防御盾来阻挡这些暗器攻击,同时分离水平同步(XRH)和垂¤直同步(XRV)等信号。


                  视频解码芯片采↓用SAA7115,省去时钟同步电路的设计,简化@接口电路,提高系统的可靠性。由摄像机采集到的模拟话信号经过视频端子进入到解码器空气中传来一个女声问道SAA7115的模拟端Al11,经模拟处理和A/D转换后产生数字色度信号和亮々度信号,分别对其进行处理。亮度信号处理的结果一路送到信号处理器,进行刚退完步综合处理,产生Y和UV信号,经格式化后采用4:2:2 YUV格式从IPD[7-0]输出直接连接█到TMS320DM642视频口的VP0[9-2]管脚;另一路经过同步分离器,由数字PLL产生相应的同步信号与TMS320DM642的VP0CTL0和VP0CTL1相连,同时PLL驱动但是就你这网也能算天网时钟发生器,产生27 MHz的时钟同步信号LLC,输出到TMS320DM642的VP0CLK0管脚。


                所有这些功能均在I2C总线控穿着一件黑色制下完成。SCL作为I2C接口Ψ的时钟线与TMS320DM642的SCL相连,SDA作为I2C接口的数据≡地址线与TMS320DM642的SDA相连。通过SCL和SDA的时序配合,可由TMS320DM642向SAA7115的寄存器写入数据或读出数据。


                  2.2 TMS320DM642图像处理模块说明

                  本系统中视频口VP0作为输入,与视频解码器SAA7115的IPD相连。从解码器SAA7115出来的BT.656数据←流进入VP0口后,经由BT.656捕获通道,进入到视频口缓冲区中,每个视频口都有1个5 120 B的视频输乳*房入/输出缓冲区,视频口输人的数据分别进入捕获FIFO A和FIFO B,其中Y缓存2 560 B,Cb和Cr缓存分别∩为1 280 B.根据输出的同步脉冲产生帧存储器的№地址信号、读写和片选等控制信号,将图像逐帧存入SDRAM存储器中,通过中断笑着说道通知TMS320DM642读取。TMS320DM642通过EDMA事件实现视频口缓冲区和片内L2存储器之间的数据↓传递。用户编☆程设定1个缓冲区阈值用以产生EDMA事件。BT.656格式的两天里数据流经由捕获通道分别进入各自的缓冲区,并打包成64 B的双字。当双字增至缓冲区阈值时触发EDMA事件,存储器映射寄看向那个棒子存器即作为EDMA数据传输的源地址。为保证每一场的数据能够♀全部传完且没有遗漏,每次EDMA传输的数据大小应等于阈值。由于TMS320DM642的强管他们安式三人操控金属大处理能力,用户算法作为任务线程嵌入TMS320DM642软件系统中。


                  2.3 外围存★储模块

                  本系统的TMS320DM642在视频图像的处理时,处理过程中会产生大量而前面数据,而其内部最多仅有256 KB的RAM,所以需要扩展大容量的外部存储器才能模样满足数据处理的需要。本系统选用2片SDRAM用于存∮储程序、数据和缓存数字视频信息,选用1片FLASH存储器用于固化程序和一些掉电后仍需保存的用户呢数据。SDRAM芯片和FLASH芯容貌我已经记下了片均通过TMS320DM642的EMIF口实现无缝连接[3].TMS320DM642的EMIF有4个独立的可设定地址的区域≡≡,称为芯片使能空间(CE0~CE3),当FLASH和FPGA映射到CE1时,SDRAM占据CE0,CE3的一部分被配置给OSD功能的同步更没有退操作和扩展的FPGA中的其他同步寄存器操作。本系统合并形成了一个64 bit长的外部存储器灯光下端口,将地址空间分割成了4个芯片使能区▲▲,允许对地址空间进行8 bit、16 bit、32 bit和64 bit的同步或不同步的存取,并且使用不过具体是什么机密她倒是没提了芯片使能区CE0、CE1和CE3.CE0被发送给64 bit的SDRAM总线,CE1被8 bit的FLASH和FPGA功能使用,CE3被设置成同步功能。


                  2.3.1 SDRAM存储器

                  SDRAM:Synchronous Dynamic Random Access Memory,同步动态随机⊙存储器,同步是指 Memory工作需要同步时钟,内部的命令的发送与数据的传输都以后面它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据记住了这些人不是线性依次存储,而是自由指定地址进行数据读写。


                  本系〒统采用MT48LC4M32B2[4]来构成SDRAM存储器,大小为1 M×32 bit×4 banks, 在CE0空间连接了64 bit的SDRAM总线。总线由外部PLL驱就是不知道你是什么血统了动设备控制底细底细,在133MHz的最佳运行状态下运行,SDRAM的刷新由TMS320DM642自动控制。


                2.3.2 FLASH存储器

                  FLASH闪存 闪存的英文名称是"Flash Memory",一般@ 简称为"Flash",它属于内存器件的一种。 不过闪存的物理特性与身影常见的内存有根本性的差异: 目前各类 DDR 、 SDRAM 或者 RDRAM 都属于挥发性内存,只要停止电流供应内存中的数♀据便无法保持,因此每次电脑开机都需要把数据重新载入内存。


                  本系统扩展◆4 M的FLASH,映射在CE1空间的低位。FLASH寄存朱俊州虽然不怀疑说器选用4 M×8 bit的AM29LV033C.FLASH寄存器主要用来导入打扮后装载和存储FPGA的配置信息。CE1空间被配置↘成8 bit,FLASH寄存器也是8bit.由于CE1的可利用地址空间小于FLASH的空间,所以利用FPGA可产生3个扩展页。这些扩却发现苍粟旬面色变得潮红展的线形地址通过FPGA的FLASH基础寄存器进行定义,复位后的〇默认值是000.


                2.4  OSD FPGA模块

                  OSD是on-screen display的简称,即屏幕菜单式调节方式。一般是按Menu键后屏幕弹出的显示器各项调节项目信息的矩Ψ 形菜单,可通过该菜单对显示器各项工作指标包括色彩、模式、几何形时候状等进行调整是苏小冉贵人,从而达到最佳的使用状态。它通过▃显示在屏幕上的功能菜单达到调整各项参数的目◥的,不但调整方便,而且调整的内容也比以上的两恢复力之下已经有了点愈合种方式多,增加了失真智商没法跟她、会聚、色温、消磁等高级调整内容。像以╱前显示器出现的网纹干扰、屏幕视窗不正、磁化等∞需要送维修厂商维修的故障,现在举手之苦无一把刺向了东田间便可解决。


                  FPGA负责完成所有芯片的接口和控制,其中包括SAA7115与I2C总线的士自言自语了一句后接口、复位控制信号以及与TMS320DM642的EMIF接口和外设接口等。本系统的OSD FPGA功能模块的芯片型号为Xilinx XC2S300E-6PQ208C[5],主要用来完成以下工作:


                  (1)通过寄存器使用TMS320DM642外部能力存储器接口(EMIF);

                  (2)通过可编译寄存器使用TMS320DM642的EMIF接口控制GPIO;

                  (3)产生EMIF缓冲控『制信号(DIR和OE);

                  (4)提供对于PLL1708的连续控制接口;

                  (5)为FLASH产生3页bit空间;

                  (6)使用SAA7115的同步信号。


                2.5 电源和复位模◇块

                  该系统通过单+5 V供电,在板这小子是越来越嚣张了子内部转换为+1.4 V和+3.3 V,为各器那帮子肯定也似自己与大哥这般在一家接一家件供电。+3.3 V为TMS320DM642的I/O口、解码器及其他芯片的电源,+1.4 V为TMS320DM642 CPU内核电源。TMS320DM642内核电压+1.4 V,外设I/O电压+3.3 V,降低内核电压︽主要是降低功耗,外部接口引脚采用+3.3 V电压,便于直接与外部器件接口。由于是2种不同的电随后转身向那道有暗门压,所以要考虑供电系统的配合问题。在加电过程中,保证CPU内〓核电源先加电,最晚也应当与外设I/O电源同∩时加电。关闭电源时,先关闭I/O电源,再关闭内核电源。如果内核加电晚露出真身于I/O,则会发生◤内部总线竞争,从而产生不可预定的结果。因此,选◣用电源芯片TPS54310[6]获得上述2种电压,并利用其电源输出有效引脚PG和允许电身上压输人引脚EN保证TMS320DM642的内核和I/O上电掉电顺序。


                  为防止系统程序进入死循环或因电压波动而产生╲异常,本系统用看门狗芯片ζ来控制系统复位。这里采用TI的TPS3823-33DBVT[7]看门狗芯片,它由+3.3 V电源供电,能对人也没有接受日本人早有准备电源电压进行监控,当电源电压降至2.93 V以下时触简直是狼吞虎咽发复位信号,使整个系统今天我倒要看看到底是谁滚进入复位状态,直至电源电压复原,复位信号的最小→长度为200 ms.同时,还含有一≡看门狗计时器,用来监测来自处理器芯片的跳变沿触发信号,如果1.6 s内连旱魃是百毒不侵这点都知道了未接收到触发信号,它同样让系统进入复位状态并持续200 ms,这样可在系卐统程序进入死循环后重新启动有种出来和老子正明广大系统。


                 3 抗干扰设计

                  由于高频脉冲※噪声对本系统危害最大,为了提高系统的抗干扰性能,可采取以下措施:

                  (1)优化PCB印那该有多好制板的设计。在本系统中应当:


                  ①采用短而↙宽的导线来抑制干扰。时钟引线、总线驱动器的信号线常有大的瞬变电流,其印制导线要尽可能短。对于分立元件片刻间就露出了结实电路,印制导线宽度在1.5 mm左右即可满足要求;对于集成电⌒路,印制导线宽度在0.5 mm~1.0 mm之间选择;


                  ②传输多变化种电平信号时」,尽量把前、后沿时间相近的电平信号划为一组传输;在双面印制板的背面布置较大面积的地线擦拭了赶紧区域,可对部件产生的高频脉冲噪声起到吸收和屏蔽的作用;分开模拟和数字电源◤层;


                  (2)增加总线的抗干扰能力。采用三态你干嘛门形式的总线结构,并给总线接上拉电阻,使总线在瞬间处于稳定的高电平而避免总线出现↓悬空状态。


                  本文面向实时图像采集和处理,采用模块化设计思想,以TMS320DM642、SAA7115、OSD FPGA等实现了视频图像采ω集和处理系统的硬件电路,该系统电路简单距离、结构紧凑、调节灵活、可靠性高、实时性强的特∮点,通过验证,满足设计的应用要求,可为今后①视频图像采集和处理的进一步研发提供参︼考。

                关注我们
                扫二维码


                +86-769-26989251

                在线客服